• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種非導電膠膜應用於覆晶封裝技術之製造方法，係首先送入一上表面具有多個導電凸塊之晶圓，將一非導電膠膜壓合於該晶圓之上表面，再對該晶圓之一下表面進行薄化研磨程序。該晶圓切割為多個單一晶片後，準備至少一載板之預設銲墊，並以一覆晶裝置執行熱壓合覆晶接合程序，使該非導電膠膜貼合於載板上並使該等單一晶片上的導電凸塊刺穿壓合於其上之該非導電膠膜，進而與載板上之預設銲墊接合。隨後將該至少一載板移入一高壓可升溫之密閉烤箱裝置中，並執行除泡程序，以消除氣泡，並且執行高溫焊接程序，以使該等至少一單一晶片焊接於該載板上，最後再執行檢查程序。其中除泡程序與高溫焊接程序先後順序可對換，如此不僅增強封裝產品之可靠度甚而達到提高覆晶封裝製程之效率、降低製造成本，並簡化覆晶封裝製造流程之功效。
    公开号:TW201312664A
    申请号:TW100133026
    申请日:2011-09-14
    公开日:2013-03-16
    发明作者:Chih-Horng Horng
    申请人:Ableprint Technology Co Ltd；
    IPC主号:H01L21-00
    专利说明:
    覆晶封裝製造方法
    本發明係有關於一種覆晶封裝製造方法，特別是一種將液態填膠固化程序結合至非導電膠膜之熱壓合覆晶焊接方法之覆晶封裝製造方法。
    隨著科技日新月益，使用於電子裝置中之各式電子元件除了在所能支援的速度、整合性及複雜度等功能性上日益進步之外，由於電子行動裝置日趨輕薄化及小型化，電子元件及晶片的大小也越來越小。
    習知在晶片封裝領域係廣泛使用以導電凸塊取代打線之覆晶技術，簡稱為C4製程，請參照第1A圖覆晶晶片封裝之示意圖，其中載板10上之各預設銲墊101係分別覆蓋有預焊料102，將欲封裝之半導體晶片1以倒置方式焊接於載板10上，藉由導電凸塊11焊接而使半導體晶片1之各導電凸塊11電性連接至載板10。由於不需使用焊線進行電性連接，而可有效縮減封裝件之整體厚度並縮短訊號傳輸路徑，因此更能符合輕薄短小之封裝趨勢，目前已廣泛應用於晶片封裝領域。第1B圖係習知以C4製程進行晶片封裝之方法流程圖。其中，第1B圖步驟S109之液態填膠程序係以填膠密封於晶片1及載板10間的空隙H。由於半導體晶片1的熱膨脹係數約為3至5ppm/℃，而載板10的熱膨脹係數約為20至30ppm/℃，兩者之熱膨脹係數差異相當大，因此在封裝製程中之溫度變化可能造成焊料連接上因所產生之應力而損壞，填膠係可有效減少晶片導電凸塊接點所承受的應力，進而提升封裝結構之可靠度而可使產品的品質穩定。而習知的液態填膠方法主要係利用一自動化點膠系統，將液態的填膠材料點於晶片1的邊緣，填膠材料會因毛細現象流動至晶片1下方，即可填滿於晶片1及載板10之間的空隙。
    然而，由於製備導電凸塊之銲墊間距日益細微化，覆晶晶片與載板的接合間隙亦縮小係使得所填膠材之毛細現象不易流動而需更常的時間來覆滿晶片下方之空間，也由於覆滿晶片下方空間之困難度增加，而導致填膠材料中氣泡的存在。
    另外，在多晶片模組(MCM，Multi-Chip Module)及多晶片堆疊封裝(Multi-Chip Stack Package)的製造過程，其中必須進行多次的覆晶程序，而晶片在經過多次的迴焊高溫受熱程序之後，往往導致導電凸塊氧化。並且，由於焊接之焊料在多次受熱程序中受到因熱膨脹係數差異而產生之應力，係使填膠材料與導電凸塊間之黏合性、以及焊接點之機械與電性連接之可靠度皆降低。
    因此，業界遂推出以非導電膠膜(NCF，Non-Conduct Film)取代液態填膠材料，並以高溫熱壓合方式進行覆晶來解決上述問題，此處非導電膠膜(NCF)係為多階可熱固化型，其於高溫時為低彈性模數。
    請參照第2A圖，其係習知以非導電膠膜進行覆晶之方法流程圖。如圖所示，首先送入一晶圓(步驟S201)，其之一上表面係具有多個導電凸塊，此處導電凸塊成份較佳係為錫、銀、銅、金、銦、鉛、鉍、锌至少其中之一，其中係先將非導電膠膜壓合於晶圓之上表面(步驟S202)，然後對晶圓之下表面進行薄化研磨程序(步驟S203)，並將其切割成多個單一晶片(步驟S204)。接著，準備載板(步驟S205)，以覆晶裝置對已貼附有非導電膠膜之單一晶片進行熱壓合覆晶接合程序(步驟S206)，其中覆晶裝置係升溫並施壓以使晶片上之非導電膠膜壓合於載板上並使晶片上之導電凸塊刺穿非導電膠膜，進而使導電凸塊其與載板上之銲墊接觸；接著再另覆晶裝置執行快速升溫並施壓之高溫熱壓焊接程序(步驟S207)，以使導電凸塊熔融而直接焊接於載板上；最後對成品進行檢查(步驟S208)。
    參照第2B圖，為習知之覆晶裝置接合之壓力及溫度之時間曲線圖。如圖所示，初始時，隨著溫度逐漸上升至140℃，施與晶片上的導電凸塊壓力20牛頓以刺穿因溫度增加而使得彈性模數降低之非導電膠膜，進而與下方載板上的預設銲墊接觸，並使得非導電膠膜接合於載板上。接著，在確定並固定晶片導電凸塊與載板預設銲墊之相對位置後，於同一覆晶裝置降低施加晶片壓力至1牛頓之同時執行快速升溫至能使導電凸塊熔融、甚至形成焊料共金而直接焊接於載板上。如圖所示，溫度上升至260℃，而整個覆晶焊接過程係於數秒內完成。
    由於以非導電膠膜進行覆晶製程不需進行液態填膠及迴焊，因此可有效解決習知以覆晶技術進行晶片封裝所產生的氣泡問題，以可能的多次迴焊受熱所造成的焊接點之機械與電性連接之可靠度皆降低，並可簡化晶片封裝之製程步驟。
    但若晶片上的導電凸塊間之間距微小，例如<100um，且載板表面之防焊層平整度不均時，因此當將非導電膠膜壓合於晶片表面以及非導電膠膜壓合於載板間之接面處將存在有氣泡空隙，而欲透過非導電膠膜在高溫時所產生的濕潤效果(Wetting Effect)以達到有效且無縫隙之貼合，卻因上述過程中短促且急速的升溫，不僅所能產生的濕潤效果有限，也因急速的升溫導致接面處之氣泡膨脹而滲入因高溫而處於低彈性模數的非導電膠膜之中，因此在非導電膠膜與載板間之接面、非導電膠膜與晶片間之接面以及非導電膠膜之中皆可能有氣泡存在。這些位於接面處或膠膜內部之氣泡對於具有細微導電凸塊間距之元件存在有極大可靠性失效之風險，第2C圖說明氣泡在封裝體中之示意圖。
    另外，此習知應用於非導電膠膜之兩階段熱壓合覆晶實施方式，較習知之液態填膠覆晶方法，不僅設備購置成本較高，其所耗上晶片時間也多約2至3倍，因此對業者來說，降低以非導電膠膜進行覆晶製程所需之投資成本一直受到重視。
    有鑑於此，本發明之主要目的係提供一種改善非導電膠膜覆晶製程中可能產生的接面氣泡、非導電膠膜內部氣泡以及高投資成本問題之覆晶封裝製造方法。
    本發明解決問題之技術手段係提供一種覆晶封裝製造方法，包括下列步驟：(A)送入一晶圓，其之一上表面具有多個導電凸塊；(B)將一非導電膠膜壓合於該晶圓之該上表面；(C)對該晶圓之一下表面進行薄化研磨程序；(D)將該晶圓切割為多個單一晶片；(E)準備至少一載板，其上具複數個相對晶片導電凸塊位置之預設銲墊，並以一覆晶裝置執行熱壓合覆晶接合程序，使該非導電膠膜貼合於載板上並使該等單一晶片上的導電凸塊刺穿壓合於其上之該非導電膠膜，進而與載板上之預設銲墊接合；(F)將載板移入一密閉式烤箱裝置執行高壓高溫除泡程序，以消除該非導電膠膜與該載板間接面處之氣泡、該非導電膠膜與該等單一晶片間接面處之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之膠膜內部氣泡；(G)執行高溫焊接程序，以使該等單一晶片焊接於載板上；(H)執行檢查程序。
    在本發明一較佳實施例中，步驟(G)高溫焊接程序係為高溫焊料熱接程序，其係以該高溫高壓烤箱裝置持續升溫至一預定溫度，以使導電凸塊熔融而將至少一單一晶片焊接於至少一載板上。
    在本發明一較佳實施例中，步驟(G)高溫焊接程序亦可為傳統前後開放型之迴焊程序，其係將載板移至迴焊爐，執行迴焊以使導電凸塊受熱熔融而與載板上的接點相連接。
    本發明解決問題之另一技術手段係提供一種覆晶封裝製造方法，包括下列步驟：(A)送入一晶圓，其之一上表面具有多個導電凸塊；(B)將一非導電膠膜壓合於該晶圓之該上表面；(C)對該晶圓之一下表面進行薄化研磨程序；(D)將該晶圓切割為多個單一晶片；(E)準備至少一載板，其上具複數個相對晶片導電凸塊位置之預設銲墊，並以一覆晶裝置執行熱壓合覆晶接合程序，使該非導電膠膜貼合於載板上並使該等單一晶片上的導電凸塊刺穿壓合於其上之該非導電膠膜，進而與載板上之預設銲墊接合；(F)執行高溫熱壓焊接程序，以使該等單一晶片焊接於載板上；(G)將載板移入一密閉式高壓並能升溫之烤箱裝置中執行除泡程序，以消除該非導電膠膜與該載板間接面處之氣泡、該非導電膠膜與該等單一晶片間接面處之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之膠膜內部氣泡；及(H)執行檢查程序。
    該解決問題之另一技術手段之一較佳實施例中，高溫熱壓焊接程序可由前述執行熱壓合覆晶接合程序之熱壓合覆晶裝置執行。
    請參照第3圖，其係本發明一較佳實施例之方法流程圖。如圖所示，首先送入一晶圓(步驟S301)，其之一上表面係具有多個導電凸塊，其成份較佳係包括錫、銀、銅、金、銦、鉛、鉍、锌至少其中之一。先將非導電膠膜壓合於晶圓之上表面(步驟S302)，此處該非導電膠膜係為多階可熱固化型；接著對晶圓之下表面進行薄化研磨程序(步驟S303)，並將其切割成多個單一晶片(步驟S304)。
    接著，準備至少一載板(步驟S305)，並以一覆晶裝置對該至少一載板與已貼附有非導電膠膜之該等單一晶片進行晶片之熱壓合覆晶接合程序(步驟S306)，其中該覆晶裝置係升溫以使該等單一晶片上的導電凸塊刺穿壓合於其上之非導電膠膜，進而與下方載板上的預設銲墊接合，並使得非導電膠膜貼合於該至少一載板上。
    在確定並固定晶片導電凸塊與載板預設銲墊之相對位置之後，將載板移入密閉型之一烤箱裝置中，其中係含高壓並能升溫，並對載板執行除泡程序，以消除該非導電膠膜與該載板間接面處之氣泡、該非導電膠膜與該等單一晶片間接面處之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之膠膜內部之氣泡(步驟S307)；接著該烤箱裝置持續升溫至一預定溫度，在該預定溫度下，可使該導電凸塊熔融，以完成微間距覆晶焊接程序(步驟S308)，最後對成品進行檢查(步驟S309)。
    第3圖實施完步驟S307除泡程序後，亦可將載板移至傳統前後開放型之迴焊爐以迴焊方式執行步驟S308高溫焊料熱接。
    本發明之覆晶封裝製造方法，由於僅於前半使用熱壓合覆晶裝置，因此時間、成本較習知之非導電膠膜進行覆晶製程為低，而除泡烤箱係可有效消除膠層中、膠層間之氣泡，因此，以本發明之方法係可有效達到提高覆晶封裝製程之效率、降低製造成本、減少覆晶黏著膠層氣泡提高產品可靠度，並簡化覆晶封裝製造流程之功效。
    本發明亦可提供另一實施例：請參照第4圖，其係本發明另一較佳實施例之方法流程圖。在本實施例中，首先送入一晶圓(步驟S401)，先將非導電膠膜壓合於晶圓之上表面(步驟S402)，然後對晶圓之下表面進行薄化研磨程序(步驟S403)，並將其切割成多個單一晶片(步驟S404)；準備至少一載板(步驟S405)，並以一覆晶裝置對其與該等單一晶片進行熱壓合覆晶接合程序(步驟S406)，升溫以使單一晶片上的導電凸塊刺穿壓合於其上之非導電膠膜，進而貼合於載板上；接著在同一覆晶裝置降低施加於晶片壓力之同時執行快速升溫至能使導電凸塊熔融並直接焊接於載板上(步驟S407)；將載板移入一高壓並能升溫之密閉烤箱裝置中並執行除泡程序(步驟S408)，以消除該非導電膠膜與該載板間接面之氣泡、該非導電膠膜與該等單一晶片間接面之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之氣泡；最後對成品進行檢查(步驟S409)。本實施案例雖對於提高熱壓合覆晶封裝製程之效率有限，但仍可有效排除非導電膠膜與該載板間接面處之氣泡、該非導電膠膜與該等單一晶片間接面處之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之氣泡，提高產品的可靠度。其中該高壓並能升溫之密閉烤箱裝置所執行壓力之設定應大於2大氣壓，且溫度介於攝氏40度至280度之間。
    以上所舉實施例僅係用以說明本發明，並非用以限制本發明之範圍，因此，舉凡與上述實施例等效，而能完成者，均仍應包含於本發明之精神範圍內。
    1．．．晶片
    10．．．載板
    101．．．預設銲墊
    102．．．預焊料
    11．．．導電凸塊
    13．．．防焊層
    20．．．非導電膠膜
    30．．．氣泡
    H．．．覆晶晶片與載板間之的空隙
    S101-S111．．．步驟
    S201-S209．．．步驟
    S301-S309．．．步驟
    S401-S409．．．步驟
    第1A圖係習知以C4製程進行晶片封裝之示意圖。
    第1B圖係習知以C4製程進行晶片封裝之方法流程圖。
    第2A圖係習知以非導電膠膜進行覆晶之方法流程圖。
    第2B圖係習知以非導電膠膜於熱壓合覆晶裝置進行熱壓合覆晶接合之壓力及溫度之時間曲線圖。
    第2C圖係存在於非導電膠膜與載板、晶片間接面處之氣泡以及非導電膠膜內部之氣泡示意圖。
    第3圖　係本發明一較佳實施例之方法流程圖。
    第4圖　係本發明另一較佳實施例之方法流程圖。
    S301-S309．．．步驟
    权利要求:
    Claims (17)
    [1] 一種覆晶封裝製造方法，包括下列步驟：(A)送入一晶圓，其之一上表面上具有多個導電凸塊；(B)將一非導電膠膜壓合於該晶圓之該上表面；(C)對該晶圓之一下表面進行薄化研磨程序；(D)將該晶圓切割為複數個單一晶片；(E)準備至少一載板其上具至少一相對晶片導電凸塊位置之預設，並以一覆晶裝置執行熱壓合覆晶接合程序，使該非導電膠膜貼合於載板上並使該等單一晶片上的導電凸塊刺穿壓合於其上之該非導電膠膜，進而與載板上之預設銲墊接合；(F)將該至少一載板移入密閉式高壓並能升溫之一烤箱裝置中，並執行除泡程序，以消除該至少一載板與貼合於其上之該非導電膠膜與該載板間接面處之氣泡、該非導電膠膜與該等單一晶片間接面處之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之氣泡；(G)執行高溫焊接程序，以使該等至少一單一晶片焊接於該載板上；以及(H)執行檢查程序。
    [2] 如申請專利範圍第1項所述之覆晶封裝製造方法，其中該等導電凸塊之成份係包括錫、銀、銅、金、銦、鉛、鉍、锌至少其中之一。
    [3] 如申請專利範圍1項所述之覆晶封裝製造方法，其中該等導電凸塊之形狀可以為金屬柱、球狀、金屬柱含球狀之組成其中之一。
    [4] 如申請專利範圍1項所述之覆晶封裝製造方法，其中該等載板可以為印刷電路板(print circuit board)、基板(substrate)、晶圓(wafer)、晶片(chip)、矽中介層(silicon interposer)、封裝體(package)其中之一。
    [5] 如申請專利範圍1項所述之覆晶封裝製造方法，其中步驟(E)中所執行之熱壓合覆晶接合程序，覆晶裝置其溫度與壓力之設定係可以令晶片上之導電凸塊將非導電膠膜刺穿並接合於載板之預設銲墊之參數組合。
    [6] 如申請專利範圍1項所述之覆晶封裝製造方法，其中步驟(F)利用密閉式高壓並能升溫之烤箱裝置所執行之除泡程序，其中烤箱裝置壓力之設定應大於2大氣壓。
    [7] 如申請專利範圍1項所述之覆晶封裝製造方法，其中步驟(F)利用密閉式高壓並能升溫之烤箱裝置所執行之除泡程序，其中烤箱裝置溫度之設定應介於攝氏40度至280度之間。
    [8] 如申請專利範圍第1項所述之覆晶封裝製造方法，其中步驟(G)中所執行之高溫焊接程序係為高溫焊料熱接程序，其係以密閉烤箱裝置持續升溫至一預定溫度，以使銲料熔融而將該等單一晶片焊接於該至少一載板上。
    [9] 如申請專利範圍第1項所述之覆晶封裝製造方法，其中步驟(G)中所執行之高溫焊接程序係可為迴焊程序，其係將該載板移至一迴焊爐中，執行迴焊，以使該等單一晶片之導電凸塊焊料受熱熔融，而與該載板上之預設銲墊相連接。
    [10] 一種覆晶封裝製造方法，包括下列步驟：(A)送入一晶圓，其之一上表面上具有多個導電凸塊；(B)將一非導電膠膜壓合於該晶圓之該上表面；(C)對該晶圓之一下表面進行薄化研磨程序；(D)將該晶圓切割為複數個單一晶片；(E)準備至少一載板其上具至少一相對晶片導電凸塊位置之預設銲墊，並以一覆晶裝置執行熱壓合覆晶接合程序，使該非導電膠膜貼合於載板上並使該等單一晶片上的導電凸塊刺穿壓合於其上之該非導電膠膜，進而與載板上之預設銲墊接合；(F)執行高溫熱壓焊接程序，以使該等至少單一晶片焊接於該至少一載板上；(G)將該至少一載板移入一密閉式高壓並能升溫之烤箱裝置中，並執行除泡程序，以消除該至少一載板與貼合於其上之該非導電膠膜與該載板間接面之氣泡、該非導電膠膜與該等單一晶片間接面之氣泡、以及該非導電膠膜因覆晶受熱過程中引起之氣泡；以及(H)執行檢查程序。
    [11] 如申請專利範圍第10項所述之覆晶封裝製造方法，其中該等導電凸塊焊料之成份係包括錫、銀、銅、金、銦、鉛、鉍、锌至少其中之一。
    [12] 如申請專利範圍10項所述之覆晶封裝製造方法，其中該等導電凸塊之形狀可以為金屬柱、球狀、金屬柱含球狀之組成其中之一。
    [13] 如申請專利範圍10項所述之覆晶封裝製造方法，其中該等載板可以為印刷電路板(print circuit board)、基板(substrate)、晶圓(wafer)、晶片(chip)、矽中介層(silicon interposer)、封裝體(package)其中之一。
    [14] 如申請專利範圍10項所述之覆晶封裝製造方法，其中步驟(E)中所執行之熱壓合覆晶接合程序，覆晶裝置其溫度與壓力之設定係可以令晶片上之導電凸塊將非導電膠膜刺穿並接合於載板之預設銲墊之參數組合。
    [15] 如申請專利範圍第10項所述之覆晶封裝製造方法，其中步驟(F)中所執行之高溫熱壓焊接程序係為高溫焊料熱接程序，其係以熱壓合覆晶裝置持續升溫至一預定溫度，以使焊料熔融而將該等單一晶片焊接於該至少一載板上。
    [16] 如申請專利範圍10項所述之覆晶封裝製造方法，其中步驟(G)利用密閉式高壓並能升溫之烤箱裝置所執行之之除泡程序，其中烤箱壓力之設定應大於2大氣壓。
    [17] 如申請專利範圍10項所述之覆晶封裝製造方法，其中步驟(F)利用密閉式高壓並能升溫之烤箱裝置所執行之除泡程序，其中烤箱溫度之設定應介於攝氏40度至280度之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8017439B2|2011-09-13|Dual carrier for joining IC die or wafers to TSV wafers
    TWI277187B|2007-03-21|Semiconductor device and manufacturing method for the same
    US8034659B2|2011-10-11|Production method of semiconductor device and bonding film
    US8377745B2|2013-02-19|Method of forming a semiconductor device
    JP4752586B2|2011-08-17|半導体装置の製造方法
    TWI680558B|2019-12-21|接合半導體晶片的裝置以及接合半導體晶片的方法
    TWI443761B|2014-07-01|Manufacturing method for flip chip packaging
    JP2012009655A|2012-01-12|半導体パッケージおよび半導体パッケージの製造方法
    JP5830847B2|2015-12-09|半導体装置の製造方法及び接合方法
    TWI670776B|2019-09-01|半導體裝置的製造方法以及封裝裝置
    KR20120090202A|2012-08-17|반도체 패키지 제조용 스테이지 블럭
    WO2021082898A1|2021-05-06|Cof封装方法
    TWM500997U|2015-05-11|Ｌｅｄ覆晶封裝結構
    TW201830623A|2018-08-16|晶片封裝結構及相關引腳接合方法
    KR102221588B1|2021-03-02|반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
    JP2006222470A|2006-08-24|半導体装置および半導体装置の製造方法
    JP4640380B2|2011-03-02|半導体装置の実装方法
    JPH10154726A|1998-06-09|半導体装置及びその製造方法
    JP6792322B2|2020-11-25|半導体装置及び半導体装置の製造方法
    TWI430421B|2014-03-11|覆晶接合方法
    US20070194457A1|2007-08-23|Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package
    Su et al.2011|Development of a non-conductive, no-flow wafer level underfill
    US8703533B2|2014-04-22|Semiconductor package and method for manufacturing the same
    US10115694B2|2018-10-30|Electronic device, electronic device fabrication method, and electronic apparatus
    TWI261327B|2006-09-01|Method for bonding a chip for chip-on-film package
    同族专利:
    公开号 | 公开日
    US8936968B2|2015-01-20|
    US20130065362A1|2013-03-14|
    TWI443761B|2014-07-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI630691B|2014-03-13|2018-07-21|台灣積體電路製造股份有限公司|封裝結構及形成方法|US5975408A|1997-10-23|1999-11-02|Lucent Technologies Inc.|Solder bonding of electrical components|
    US6168972B1|1998-12-22|2001-01-02|Fujitsu Limited|Flip chip pre-assembly underfill process|
    JP2001024085A|1999-07-12|2001-01-26|Nec Corp|半導体装置|
    DE60125999T2|2000-02-09|2007-11-08|Interuniversitair Micro-Elektronica Centrum|Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen|
    JP2002118147A|2000-10-11|2002-04-19|Mitsui Chemicals Inc|半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート|
    JP3646720B2|2003-06-19|2005-05-11|セイコーエプソン株式会社|半導体装置及びその製造方法、回路基板並びに電子機器|
    JP5032231B2|2007-07-23|2012-09-26|リンテック株式会社|半導体装置の製造方法|
    TW201207961A|2010-08-04|2012-02-16|Global Unichip Corp|Semiconductor package device using underfill material and packaging method thereof|TWI556383B|2014-08-29|2016-11-01|矽品精密工業股份有限公司|封裝結構及其製法|
    TW201728636A|2015-11-04|2017-08-16|琳得科股份有限公司|熱固化性樹脂膜、第一保護膜形成用片以及第一保護膜的形成方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100133026A|TWI443761B|2011-09-14|2011-09-14|Manufacturing method for flip chip packaging|TW100133026A| TWI443761B|2011-09-14|2011-09-14|Manufacturing method for flip chip packaging|
    US13/534,073| US8936968B2|2011-09-14|2012-06-27|Flip chip package manufacturing method|
    [返回顶部]